试用74160设计双模计数器，由M控制计数模值，当M=0和M=1时分别实现模6和模8计数。

用同步十进制计数器74160设计一个可变进制计数器，要求在控制信号M=0时为五进制，而在M=1时为七进制。可以附加必要的门电路。请标明计数输入端与进位输出端。

设计一个25进制计数器。 (1)用MSI计数器74160和门电路设计。 (2)用VHDL语言设计。

法计数；XY=10时，为减法计数；XY=11时，则次态为现态求反运算。试写出该计数电路的控制输入真值表(包括状态转换激励表)，并画出用与非门和JK触发器实现这一控制的逻辑电路图。

设计5位可变模数计数器。设计要求：令输入信号M1和M0控制计数模，即令（M1，M0)=（0，0)时为模19加法计数器，（M1，M0)=（0，1)时为模 4 计数器，（M1，M0) =（1，0) 为模10加法计数器，（M1，M0)=（1，1)时为模6计数器。

用一片如图A1-4所示的4位二进制加法计数器74161和必要的逻辑门电路设计一个可控计数器，要求当控制信号M=1时，实现七进制计数器；而当控制信号M=0时，实现十三进制计数器。画出所设计的可控计数器的逻辑电路。

图5.28（a)所示电路为同步十进制加法计数器74160和3-8译码器74138组成的电路,74138输出低电平

有效,使能端处于有效状态.

(1)74160构成多少进制计数器.

(2)假定74160初始状态Q₃Q₂Q₁Q₀=0000,试对应图5.28(b)的CP脉冲图画出Q₃、Q₂、Q₁、Q₀和Y的输出波形.

用同步十六进制计数器74163设计一个可变进制计数器，要求在控制信号M=0时为十进制，而在M=1时为十二进制。可以附加必要的门电路。请标明计数输入端与进位输出端。

脉冲的宽度是时钟信号周期的几倍？

电路。