图10.66所示为四位二进制加法计数器,其功能表见表10.16所示.试将两片CT74161采用同步级联方式

器.

位二进制加法计数器CT74161和集成单稳态触发器CT74LS121组成如图P6.10（a)所示的电路.（1)分析CT

位二进制加法计数器CT74161和集成单稳态触发器CT74LS121组成如图P6.10(a)所示的电路.

(1)分析CT74161组成电路,画出转换状态图.

(2)估算CT74LS121组成电路的输出脉宽Tw值.

(3)设CP为方波(周期Td≥1ms),在图P6.10(b)中画出图P6.10(a)中u₁、u₀两点的工作波形.

图5.26所示为一可变进制计数器,其模数受I₄I₃I₂I₁控制.其中,74290已通过将CP₁与Q₀短接而连成8421BCD码十进制加法计数器的形式,CP₀为外部计数输入端,为异步置0端,为异步置9端:CC14585为四位数码比较器,A3A2A1A0、B3B2B1B0为两个比较器的并行数据输入端,为扩展输入端,为比较输出端.

(1)分析I₄I₃I₂I₁=0110时,该电路为多少进制计数器,并画出其状态转换图.

(2)简述该可变进制计数器的工作原理.

图5.28（a)所示电路为同步十进制加法计数器74160和3-8译码器74138组成的电路,74138输出低电平

有效,使能端处于有效状态.

(1)74160构成多少进制计数器.

(2)假定74160初始状态Q₃Q₂Q₁Q₀=0000,试对应图5.28(b)的CP脉冲图画出Q₃、Q₂、Q₁、Q₀和Y的输出波形.

方波(占空比为1).要求采用模10计数器和模6计数器串联设计.画出整个电路的逻辑电路连接图,并做出每一个CT74163器件的状态转移图.CT74163的逻辑符号如图10.106所示.

试分析图题6.5.14所示计数器，画出它的状态图，并确定它的模。(74xx163是具有同步清零功能的4位同步二进制递增计数器，其他功能与74xx161相同)

A.余3码编码的十进制加法计数器

B.循环码编码的九进制加法计数器

C.余3码编码的三进制加法计数器

D.循环码编码的二进制加法计数器

由两片SN54/74LS161(同步4位二进制计数器)组成的同步计数器如图5.22所示.

1)试分析其分频比(即Y与CP之频比),当CP的频率为20kHz时,Y的频率为多少？

2)试用2片SN54/74LS161组成模为91的计数器,要求两片间用级联法,并工作可靠.

试画出与CP脉冲相对应的Q₀,Q₁,Q₂,Q₃及输出Y的波形图.