试用正边沿JK触发器设计一同步时序电路,其状态转换图如图3.30所示,要求电路最简.

请帮忙给出正确答案和分析，谢谢！

用JK触发器设计一同步时序电路，其状态如下表所示。

Q_{1}^{n}Q_{0}^{n}	Q_{1}^{n+1}Q_{0}^{n+1}/Y	Q_{1}^{n}Q_{0}^{n}	Q_{1}^{n+1}Q_{0}^{n+1}/Y
A=0	A=1	A=0	A=1
00 01	01/0 10/0	11/0 00/0	10 11	11/0 00/1	01/0 10/1

试用下降沿触发的D触发器设计一同步时序电路，其状态图如下图(a)所示，S₀、S₁、S₂的编码如下图(b)所示。

试用下降沿出发的D触发器设计一同步时序电路，状态图如6.3.4（a)，S₀，S₁，S₂的编码如6

.3.4(a)。

A.正边沿D触发器

B.基本RS触发器

C.同步RS触发器

D.负边沿JK触发器

波形图.

A.主从JK触发器

B.主从RS触发器

C.同步RS触发器

D.边沿D触发器

法计数；XY=10时，为减法计数；XY=11时，则次态为现态求反运算。试写出该计数电路的控制输入真值表(包括状态转换激励表)，并画出用与非门和JK触发器实现这一控制的逻辑电路图。