针对Verilog HDL语言中的case语句说法不正确的是（)。

A.case语句表达式的取值可以超出语句下面列出的值的范围

B.语句各分支表达式允许同时满足case表达式的值

C.条件语句中的选择值需要完整覆盖表达式的取值范围

D.保险起见，case语句最后分枝最好都加上default语句

答案

查看答案

发布时间：2022-07-05

更多“针对Verilog HDL语言中的case语句说法不正确的是（)。”相关的问题

第1题

在verilog语言中，下面哪个符号不能用作设计源文件或约束文件里的注释符号？（)

A.#

B./*和*/

C.//

D.*

点击查看答案

第2题

在Verilog语言中Assign语句是？（)

A.连续赋值语句

B.条件语句

C.循环语句

D.过程块

点击查看答案

第3题

Verilog HDL语言进行电路设计方法有哪儿种？

点击查看答案

第4题

设计一个可以控制计数功能的计数器，当X=0时，计数器以二进制数序列000、 001、010、011、 100、101、110、111计数并重复。当X=1时，计数器以格雷码序列000、001、 011、 010、 110、111、101、100计数并重复，要求：（1)画出计数器的状态图和ASM图;（2)用Verilog HDL语言描述系统的工作过程。

点击查看答案

第5题

结合您的理解，简述Verilog语句中阻塞赋值与非阻塞赋值的含义与区别，已经各自的适用的场景。

点击查看答案

第6题

Java语言中，构造方法是不可以继承的。（)

点击查看答案

第7题

子程序结构相当于高级语言中的过程。（)

点击查看答案

第8题

SQL语言中，更新一个表的命令是（)。