题目内容
(请给出正确答案)
[主观题]
用ISP器件设计318线译码器.3:8线译码器真值表如下表所示,用VHDL语盲写出设计源文件.
答案
查看答案
第1题
用3线-8线译码器74LSl138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位;输出为两数之差和向高位的借位信号。
第2题
用3线—8线译码器设计一个既能做一位二进制数的令加运算,又能做一位二进制数的伞减运算的电路。
要求:(1)根据题意要求,写真值表。
(2)写出电路输出函数的最简与或表达式。
(3)画出用3线—8线译码器74LS138芯片实现的电路。
第3题
用3线-8线译码器74HC138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位;输出为两数之差和向高位的借位信号。
第4题
试分别用下列方法设计全加器。
(1) 用与非门;
(2) 用或非门;
(3) 用双4选1数据选择器74LS153;
(4) 用3线-8线译码器74LS138和与非门。
第9题
试设计一个三线排队电路,采用3线-8线译码器74138实现。其功能是输入信号A、B、C通过排队电路后,分别由FA、FB、FC输出,且在同一时间只能有一个信号通过。如果同时有两个或两个以上的信号出现,则输入信号按A、B、C的优先顺序通过。
第10题
已知某电路输入信号A、B、C和输出信号Y的波形如下图所示,写出Y的最简与或表达式。