两个4位BCD码相加，设被加数存于内部RAM的40H、41H单元，加数存于45H、46H单元，和存于50H、51H单元，请编制加法程序段。

答案

查看答案

发布时间：2022-08-07

更多“两个4位BCD码相加，设被加数存于内部RAM的40H、41H单元，加数存于45H、46H单元，和存于50H、51H单元，请编制加法程序段。”相关的问题

第1题

设定时/计数器8253的通道2工作于方式3(方波发生器)，若计数初值采用BCD码计数，数值为100H，GATE

设定时/计数器8253的通道2工作于方式3（方波发生器)，若计数初值采用BCD码计数，数值为100H，GATE

2=1，输入时钟频率为10KHz，则其输出方波的频率为()KHz 。

点击查看答案

第2题

压缩BCD码相加后，结果仍是压缩BCD码，需要再ADD或者ADDC指令后，用DA指令进行调整。（)

点击查看答案

第3题

将二进制数变成bcd码，下面的C语言操作可以得到bcd码的高4位（二进制)（)。

A.将二进制数除以十，然后再将商左移4位

B.将二进制数除以10，然后再将商右移4位

C.将二进制数除以10得到余数，将余数左移4位

D.将二进制数除以0x10，然后商左移4位

点击查看答案

第4题

有一个十进制数加法运算系统,它利用4位二进制数加法器对一位8421BCD码进行加法运算.其操作过程如下:先将两个1位十进制数存入寄存器A和B,然后进行相加.如果和数等于或小于9,则运算结果正确;如果和数大于10,还需要对运算结果进行加6(0110)修正,这是因为用二进制数表示十进制数时,多余了6种状态.(1)请设计系统方框图;(2)请设计ASM流程图.

有一个十进制数加法运算系统,它利用4位二进制数加法器对一位8421BCD码进行加法运算.其操作过程如下:先将两个1位十进制数存入寄存器A和B,然后进行相加.如果和数等于或小于9,则运算结果正确;如果和数大于10,还需要对运算结果进行加6（0110)修正,这是因为用二进制数表示十进制数时,多余了6种状态.（1)请设计系统方框图;（2)请设计ASM流程图.

点击查看答案

第5题

PLC需要将十进制数转换成二进制的BCD码,单个的十进制数需要用4位二进制数进行编码,其中十进制的9转换成二进制是()。

PLC需要将十进制数转换成二进制的BCD码,单个的十进制数需要用4位二进制数进行编码,其中十进制的9转换成二进制是（)。

点击查看答案

第6题

用PAL16L8设计一个代码转换电路，将输人的BCD代码转换为输出的4位格雷码。两种代码的对照表见本书第1章表1.2.1和表1.2.2（参见上题注)。

点击查看答案

第7题

试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端，锁存器原

试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端，锁存器原输出为，输入为，画出锁存器锁存新数据前、后使能端LE应输入的波形和相应Q0的波形。