一个两输入端的门电路，当输入为1和0时，输出不是1的门是（）。A.与非门B.或门C.或非门D.异或门

A.与非门

B.或门

C.或非门

D.异或门

在门电路中，当输入端信号相同时输出为1，不同时输出为0，此门电路为（)门;当输入端信号全部为0时输出才为1，此门电路为（)门。

用同步十六进制计数器74163设计一个可变进制计数器，要求在控制信号M=0时为十进制，而在M=1时为十二进制。可以附加必要的门电路。请标明计数输入端与进位输出端。

1个信号输出端F.当连续3个时钟触发时D都为1或都为0,则F输出高电平,否则输出低电平.写出电路的转移/输出表,画出逻辑电路图.

出端.EN为使能端,当EN=1时,正常输出;当EN=0时,所有输出为高阻.用VHDL,写出设计源文件.

A.当S0=1，S1=1时，处于并行输入功能

B.当S0=1，S1=0时，处于右移数据输入功能

C.当S0=0，S1=1时，处于左移数据输入功能

D.当S0=0，S1=0时，处于保持状态功能

方波(占空比为1).要求采用模10计数器和模6计数器串联设计.画出整个电路的逻辑电路连接图,并做出每一个CT74163器件的状态转移图.CT74163的逻辑符号如图10.106所示.

一个肉数时问无记忆信道的输入为+1， -1， 由下面的转移概率密度确定信道输出，且P（-y|-1)=P（y|1)

一个肉数时问无记忆信道的输入为+1， -1， 由下面的转移概率密度确定信道输出，且P(-y|-1)=P(y|1)，a, b为任意常数，a

(1)求此信道农量的表达式，且求当b/a→1和b/a→0时的极限值。

(2)求使用最大似然检测而无任何编码时的惜误率。

平0.试用如图10.20所示的8选1数据选择器CT74151和必要的门电路实现.