画出一个结点数最少的简单图，（a)使它是3-正则图，（b)使它是5-正则图。

A.G连通且边数比结点数少1

B.G连通且结点数比边数少1

C.G中没有回路

D.G的边数比结点数少1

开始时R键使跑表为零初始状态。在R键无效的时候，按一下S键则计时器开始计时，在此计时状态下，按一下S键暂停计时，再按一下S键则继续计时，并且这一过程可由S键控制重复进行。如果在暂停状态按一下R键，跑表被清零。

如果在计时状态下，按一下R键则暂停计时，再按一下R键则继续计时，并且这一过程也可由R键控制重复进行。当按R键使计时暂停时，再按S键不起作用。

要求跑表的计时范围为0.01s~59min59.99s，计时精度为10ms;跑表的输出能够直接驱动共阳极7段数码管显示。输入信号的频率为100 Hz。

(1)画出跑表的结构框图。

(2)画出控制单元的ASM图及状态图。

(3)用Verilog HDL描述跑表的功能。

A.19

B.20

C.21

D.310

A.欧拉图

B.汉密尔顿图

C.非平面图

D.不存在的

A.8

B.6

C.4

D.32

A.6

B.9

C.8

D.7

A.d1

B.d2

C.d1-d2

D.d1+d2

A.W≦|S|

B.W≠|S|

C.W≧|S|

D.W=|S|