目前FPGA设计输入,即设计方法有多种,以下哪个不是开发FPGA的方法()。
A.原理图式设计方法
B.VHDL语言描述设计方法
C.Verilog语言描述设计方法
D.在非嵌入式开发中,利用纯C语言设计描述
A.原理图式设计方法
B.VHDL语言描述设计方法
C.Verilog语言描述设计方法
D.在非嵌入式开发中,利用纯C语言设计描述
第3题
A.综合就是把抽象设计中的一种表示转换成另一种表示的过程
B.综合就是将电路的高级语言转换成低级的,可与FPGA/CPLD相映射的功能网表文件
C.综合可理解为一种映射过程,并且这种映射关系是唯一的,即综合结果是唯一的
D.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束
第4题
A.“通过设计之研究”(research through design)产生的不能是在设计中隐晦的、整体性的知识,必须是清晰的,可讨论的,可传播的以及能被整合的知识
B.无论是正式的场域环境测试,还是实验室的设计研究,都可以让我们从设计原型上获得更多的思路和机会,通过对测试数据的分析,我们就能轻易的从多种原型或概念中,选择更优的方向继续迭代设计
C.产生愿景和建议的研究通常采用的是适合设计师文化和实践的工具和技巧,称之为“通过设计之研究”(research through design)
D.Research on design称之为关于设计的研究。具体是指运用历史、社会学或哲学的方法研究设计历史、设计演变、设计风格、设计流派等。它是回顾性的,设计是主要的分析对象
第8题
A.Qsys
B.Eclipse
C.Altera-Modelsim
D.Quartus
第10题
A.嵌入式系统的集成硬件设计和仿真工具
B.编辑FPGA的I/O引脚和面积约束相关的用户约束文件的工具
C.实现FPGA/CPLD的配置和通信的工具
D.实现FPGA的时序分析工具